A la interfície de transmissió actual del sistema de televisió de transmissió DVB-C, hi ha dos estàndards d’interfície de transmissió de vídeo MPEG-2: interfície sèrie asíncrona estàndard ASI i interfície paral·lela síncrona SPI. L’SPI té un total d’11 senyals útils i cada senyal es diferencia en dos senyals per millorar la antiinterferència de transmissió. Es transmet per DB25 a l'enllaç físic, de manera que la connexió és gran i complicada, la distància de transmissió és curta i és propensa a fallar. Tot i això, SPI és un senyal paral·lel d’11 bits amb un processament senzill i una forta escalabilitat. Per tant, la sortida del codificador de vídeo general MPEG-2 i l’entrada del descodificador de vídeo són senyals paral·lels d’11 bits estàndard. ASI utilitza transmissió en sèrie, que només necessita un cable coaxial per a la transmissió, que és fàcil de connectar i que té una distància de transmissió llarga. Segons els avantatges i desavantatges de SPI i ASI, és necessari convertir entre SPI i ASI del senyal de transmissió.
1 estructura de senyal SPI
El sistema de transmissió en paral·lel SPI inclou un senyal de rellotge, un senyal de dades de 8 bits, un senyal de sincronització de trames PSYNC i un senyal de dades vàlid DVALID. El senyal de sincronització de trames correspon al byte de sincronització 047H del paquet TS. El senyal DVALID s’utilitza per distingir la longitud del paquet TS com 188 bytes o 204 bytes. Quan la longitud del paquet TS és de 188 bytes, el senyal DVALID sempre és alt i tots els senyals se sincronitzen amb el senyal del rellotge. El format de dades SPI es mostra a la figura.
2 interfície ASI
El flux de transport ASI pot tenir velocitats de dades diferents, però la velocitat de transmissió és constant, 270 Mbps, de manera que ASI pot enviar i rebre dades MPEG-2 a velocitats diferents. El sistema de transmissió ASI és una estructura en capes. La capa més alta i la segona utilitzen l'estàndard MPEG-2 ISO / IEC 13818- (Sistemes), i les capes 0 i 1 són canals de fibra FC basats en el CD ISO / IEO 14165-1. FC admet una varietat de suports de transmissió física, aquesta solució utilitza transmissió per cable coaxial.
Primer, convertiu la paraula de codi de 8 bits del paquet de transport MPEG-2 que estigui sincronitzat amb el paquet en paraula de codi de 10 bits; després, en conversió en paral·lel / sèrie, quan cal introduir una paraula nova i la font de dades encara no estigui preparada, s’hauria d’inserir una paraula de sincronització K28.5 per aconseguir la velocitat de transmissió fixa d’ASI de 270 Mbps. El flux de bits sèrie resultant s’enviarà al connector de cable coaxial a través del circuit de memòria intermèdia / unitat i la xarxa d’acoblament. Hi ha tres maneres d’inserir una paraula de codi de sincronització: un sol byte del flux de codi de transmissió no pot ser una paraula de sincronització abans i després; un sol byte d'un flux de codi de transmissió ha de ser una paraula de sincronització abans i després; o una combinació dels dos.
Les dades rebudes que arriben al cable coaxial primer s’han d’acoblar al circuit per recuperar el rellotge i les dades a través del connector i la xarxa d’acoblament, i després realitzar una conversió sèrie / paral·lel; per tal de recuperar la sincronització de bytes, el descodificador ASI ha de buscar primer la paraula de sincronització K28.5, un cop cercada la paraula de sincronització, es delimita el límit de les dades rebudes posteriorment, establint així la disposició correcta de bytes dels bytes de sortida del descodificador; finalment, la conversió de 10/8 bits es realitza per restaurar les dades del flux de codi MPEG-2 TS sincronitzat amb paquets. Però la paraula de sincronització K28.5 no és una dada vàlida, de manera que s’ha d’eliminar durant la descodificació.
3 Esquema d'implementació de la interfície ASI
En aquest esquema, el flux de codi MPEG-2 TS és proporcionat pel codificador MPEG-2 d’un sol xip MB86390, que emet un senyal paral·lel d’11 bits conforme a l’estàndard SPI i la longitud del paquet TS és de 188 bytes. En l’esquema de conversió SPI / ASI, s’utilitzen principalment el xip cyb923 / cyb933 de l’empresa xiprer, el FIFO asíncron i el programador lògic CPLD.
cyb923 realitza principalment la conversió de 8/10 bits de la paraula de codi, insereix la paraula de sincronització K28.5 i la conversió en paral·lel / en sèrie. La velocitat de transmissió de l’ASI és constant a 270 MHz, i la velocitat d’entrada del codi MPEG-2 TS és diferent, de manera que per utilitzar FIFO per aconseguir la concordança de la velocitat, és necessari controlar lògicament la comunicació entre les dades SPI d’entrada, FIFO i cyb923. Tenint en compte el rendiment global, el preu i la complexitat del programa, aquesta solució utilitza el programador lògic CPLD de xilinx XC95108; La programació VHDL s'utilitza per realitzar el seu control lògic. La descodificació d'ASI també és un procés similar, cyb933 realitza principalment conversions de 10 / 8Bit, eliminació de la paraula de sincronització K28.5 i conversió de sèrie a paral·lel.
3.1 Codificació ASI
En el procés de codificació ASI, només s’introdueixen al CPLD les dades de vuit bits de MPEG-2 TS i el rellotge de transmissió TS d’un bit. Com que en aquest esquema, el format TS és de 188 bytes, el senyal de dades vàlid DVALID sempre és alt i CPLD ignora aquest senyal i només rep dades de flux de codi TS sense importar-se la capçalera de sincronització del flux de codi TS. El senyal de sincronització de trames PSYNC també s’ignora. CPLD escriu les dades rebudes a FIFO amb un rellotge de velocitat de codi TS. Quan el FIFO està mig ple, el CPLD rep el senyal mig ple del FIFO i, a continuació, el CPLD envia el senyal de lectura FIFO al cyb923. El cyb923 llegeix les dades del FIFO a 27 Mbps; quan el CPLD compta amb el cyb923 llegeix una certa quantitat de dades FIFO, el CPLD envia el senyal il·legible FIFO a cyb923 per evitar que FIFO estigui buit. La velocitat paral·lela màxima de la velocitat del codi de transmissió MPEG-2 és de 27/8 = 3.375 Mbps i la velocitat FIFO de lectura és de 27 Mbps, de manera que el FIFO no es desbordarà. Tenint en compte el retard, aquest programa utilitza una capacitat menor FIFO7202. cyb923 omple el flux de codi ASI amb K28.5 quan el FIFO no es pot llegir per mantenir una velocitat de transmissió fixa de 270 Mbps. Finalment, les dades de sèrie es poden transmetre per cable coaxial després de ser conduïdes. En aquesta solució, la inserció de la paraula de sincronització K28.5 adopta el mètode de les paraules de sincronització K28.5 abans i després d’un sol byte del flux de codi de transmissió. En comparació amb els altres dos esquemes, aquest esquema és relativament senzill de jutjar i tractar.
3.2 Descodificació ASI
A l’extrem receptor de l’ASI, el flux de codi ASI d’entrada s’iguala i després s’introdueix al xip cyb933. Primer bloqueja el rellotge de flux de codi ASI pel bucle intern de fase del rellotge intern i detecta la paraula de sincronització K28.5; després de trobar-la, es determina la seqüència de flux de bits ASI i es realitza la conversió sèrie / paral·lel.
Es pot veure que es detecta K28.5, és a dir, l’alineació de bytes és un requisit previ important per a la descodificació ASI, de manera que cyb933 defineix un conjunt de mètodes per detectar la sincronització de bytes. Tenint en compte que els errors de transmissió i altres motius poden causar falsos K28.5, cyb933 adopta el mètode de confirmació de dos bytes. És a dir, els dos bytes consecutius són tots dos K28.5 i es confirma la sincronització de bytes i, a continuació, s’introdueix l’estat normal de descodificació d’un byte. A l'estat de descodificació, si el CPLD compta amb 16 bytes dels 64 bytes descodificats com a incorrectes, el CPLD ha d'enviar informació a cyb933, cosa que requereix que cyb933 torne a sincronitzar els bytes.
Després de la sincronització de bytes, perquè K28.5 és el byte de sincronització inserit per cyb923 i no es pot enviar com a dades vàlides, cyb933 ignora automàticament aquests bytes de sincronització. Quan cyb933 detecta dades vàlides, cyb933 emetrà una indicació que les dades actuals són vàlides. Si aquest senyal es considera vàlid per escriure al FIFO, les dades del FIFO han de ser dades vàlides. Quan el FIFO està mig ple, després que el CPLD rep el senyal mig ple del FIFO, el CPLD llegeix les dades del FIFO i determina el byte de sincronització del paquet TS segons si el byte llegit és 047H; si es troba la paraula de sincronització del paquet TS, restaurarà el senyal de sincronització de trames corresponent. En aquest moment, el recompte CPLD 188 restaura el paquet TS complet. Si el següent byte no és 047H, vol dir que les dades d'entrada són incorrectes. El CPLD descartarà aquestes dades fins que trobi la paraula de sincronització 047H. Durant aquest període, el CPLD emet un paquet buit de TS. Després de tornar a sincronitzar paquets, CPLD comença a comptar i emetre els paquets MPEG-188 TS de 2 bytes correctes, recuperant així el senyal d’SPI de 11 bits correcte. De la mateixa manera, quan les dades FIFO no es poden llegir, CPLD també emet paquets TS buits per mantenir una velocitat de codi MPEG-2 de sortida constant.
En el disseny de la conversió SPI a ASI, la codificació ASI es realitza directament en dades SPI sense considerar el problema dels errors de bits. La consideració principal és que les dades SPI s’emeten directament des de MB390 sense transmissió a llarga distància, reduint així la complexitat del control lògic de codificació ASI. En el procés de descodificació ASI, les dades ASI es transmeten a gran distància i s’ha de tenir en compte el factor d’error. Per tant, s’afegeix el disseny de resincronització de bytes i paquets per augmentar la capacitat anti-interferència. Aquest esquema ha realitzat molt bé la conversió mútua de SPI / ASI en aplicacions pràctiques.
El nostre altre producte:
