En els darrers anys, els sistemes de videovigilància digital s’han utilitzat àmpliament en diversos camps, com ara bancs, autopistes i edificis. En els sistemes de videovigilància digitals, la tecnologia OSD (On Screen Display) és una part indispensable. OSD proporciona als usuaris una interfície home-màquina amigable, que permet als usuaris obtenir més informació addicional.
1. Composició del sistema
El sistema introduït en aquest article és un sistema complet de videovigilància basat en TI DSP TMS320DM6? 3 i FPGA. Admet 1 canal d'entrada de vídeo i 1 canal de sortida de vídeo, i també proporciona una interfície de xarxa.
L'entrada de vídeo es realitza mitjançant el descodificador de vídeo TVP5150A de TI. TVP5150A pot realitzar la recopilació de dues entrades de vídeo compost o un senyal de vídeo S-video. El registre es configura mitjançant I2C i el senyal de vídeo digital de sortida segueix l'estàndard ITU656.
El senyal de vídeo digital descodificat per TVP5150A es transmet al DSP a través del port de vídeo 1 de DM6? 3, i el processament de vídeo necessari el realitza el DSP i, a continuació, la transmet al dispositiu remot mitjançant la interfície de xarxa. En canvi, després del DM6? 3 processa les dades de vídeo rebudes de la xarxa, es visualitzen i emeten mitjançant SAA7105 a través del port de vídeo 2 mitjançant FPGA.
La part de sortida es realitza mitjançant SAA7105. SAA7105 és un codificador de vídeo d'alt rendiment de NXP Company, que pot proporcionar sortida de vídeo compost, sortida de vídeo VGA i sortida de senyal de vídeo d'alta definició HDTV. El control de SAA7105 també es realitza mitjançant I2C i rep el senyal de vídeo digital de la norma composta ITU656.
La part de processament de vídeo adopta el DSP TMS320DM6 3 de TI per realitzar. La freqüència principal del DM6? 3 pot arribar als 600 MHz i hi ha dos ports de vídeo de 20 bits. Els ports de vídeo admeten interfícies de vídeo digitals com BT.656 i Y / C. DM6? 3 també integra la xarxa MAC per obtenir accés a la xarxa.
La velocitat de desenvolupament del rendiment del maquinari sempre és difícil per satisfer les necessitats del programari. En les aplicacions cada vegada més complexes de processament de vídeo, DSP és responsable de tasques complexes de processament de vídeo i els recursos es redueixen. Per tant, en el disseny d’aquest sistema, s’utilitza FPGA per realitzar el disseny d’OSD, que pot reduir la càrrega de DSP.
La part d’implementació de l’OSD utilitza el XC3S250E de Xilinx. XC3S250E és un FPGA de la sèrie Xilinx SPARTAN-3E amb 250,000 portes lògiques.
2. Implementació OSD
SAA7105 no pot realitzar la funció OSD, però el realitza XC3S250E. El principal xip de control DM6? 3 només ha d’informar l’FPGA sobre el contingut i la posició que es mostrarà, i el treball específic el realitzarà l’FPGA. El diagrama de blocs lògics de l’OSD es mostra com a la figura 2.
OSD FPGA rep dades de OSD i instruccions de control de DSP DM6 3 mitjançant EMIFA, rep dades de vídeo a través del port de vídeo DSP 1, i sobreposa informació OSD a les dades de vídeo i la transmet al codificador de vídeo SAA7105. Els mòduls funcionals d'OSD es descriuen de la següent manera.
El port de dades del mòdul de descodificació d’adreces té una interfície amb les dades baixes de 32 bits d’EMIFA de DSP DM6 3 i rep les dades i la informació de control enviada per DM6 3. Aquestes dades i informació de control són les dades originals de 32 bits enviades per DM6 3. El mòdul de descodificació d’adreces posa les dades de l’OSD rebudes, com ara el contingut de l’OSD, al FIFO intern de l’FPGA en un format de dades de 32 bits. La informació de control s'utilitza principalment per controlar l'OSD mitjançant un conjunt de registres de control.
També hi ha un mòdul d’interfície de vídeo connectat directament al DSP. El mòdul d'interfície de vídeo està connectat al port de vídeo 2 del DSP i emmagatzema la informació de dades i control des del port de vídeo DSP. Aquesta informació de control es transmet directament al mòdul de control multicanal OSD, i la informació de control també controla directament el descodificador de vídeo SAA7105.
La lògica de control OSD emet la informació de control obtinguda del grup de registres de control a cada mòdul funcional de l'OSD per realitzar el control de l'OSD. El grup de registres es divideix principalment en dues parts: una és el grup de registres asíncron, que envia informació de control com restablir, habilitar OSD i seleccionar l'amplada de dades a OSD; l'altre és el grup de registres síncrons, que controla principalment la informació de posició de l'OSD.
El mòdul de descodificació OSD treu les dades que es mostraran des del FIFO segons la informació de control de la lògica de control i les envia al mòdul OSD CLUT en sincronització amb les dades de vídeo. Les dades obtingudes del FIFO són les dades DSP originals de 32 bits, i les dades requerides pel mòdul OSD CLUT són de 8/16 bits, de manera que el mòdul de descompressió OSD ha de desempaquetar les dades de 32 bits segons la freqüència de port de vídeo. Les dades de 32 bits es transmeten al mòdul OSD CLUT amb una amplada de 8/16.
Una altra funció del mòdul FIFO és transferir informació d’estat de FIFO al mòdul generador d’esdeveniments DMA, com ara FIFO complet o FIFO buit. El generador d'esdeveniments DMA supervisa aquests esdeveniments i, si es produeixen, s'envien a DM6? 3 en un mode d’interrupció per aconseguir operacions de lectura i escriptura correctes al FIFO.
El mòdul OSD CLUT cerca el valor corresponent de YCbCr per a les dades de cada píxel rebut del mòdul de descompressió OSD i controla la seqüència de sortida d’aquestes dades CLUT OSD. Aquesta relació de conversió la transmet el DSP a través del port de dades de 24 bits. Les dades del mòdul OSD CLUT s’envien directament al mòdul de control multicanal OSD.
El mòdul de control multicanal OSD determina les dades de vídeo de sortida segons el bit de control Alpha rebut del mòdul OSD CLUT. Si la informació actual de l'OSD, és a dir, el bit de control Alpha és vàlida, emet les dades de l'OSD al mòdul de conversió de dades. En cas contrari, publiqueu les dades de vídeo originals rebudes del mòdul d’interfície de vídeo per realitzar la funció OSD.
La sortida de dades pel controlador multicanal OSD no s’envia directament al descodificador de vídeo, sinó que a través del mòdul de conversió de dades, segons les condicions específiques de l’aplicació, es realitza la conversió de format de dades necessària. Es pot veure pel temps de la interfície de SAA7105 que quan SAA7105 està configurat per a la sortida de vídeo compost, les dades necessàries són dades de vora de rellotge únic. En aquest moment, el mòdul de conversió de dades no funciona, i les dades rebudes del mòdul de control multicanal OSD es transmeten intactes. Per a SAA7105; si SAA7105 està configurat en mode de sortida VGA o HDTV, calen dades de vora de doble rellotge. En aquest moment, el mòdul de conversió de dades converteix les dades de vora de rellotge únic rebudes del controlador OSD en dades de vora de rellotge dual i les transmet al descodificador de vídeo SAA7105.
Es pot veure que FPGA ha completat tota la feina d’OSD. Si voleu mostrar el contingut OSD, DM6? 3 només necessita enviar instruccions de control al FPGA a través del port EMFIA. Aquestes instruccions, per descomptat, inclouen el contingut i la informació d’ubicació de l’OSD.
3. Control OSD
El disseny OSD implementat per XC3S250E realitza una visualització OSD basada en la informació de contingut i ubicació de l’OSD rebuda, sense cap restricció del contingut que mostra l’OSD, que és molt flexible i convenient. A continuació es pren la visualització de caràcters xinesos de l'OSD com a exemple per il·lustrar el funcionament del control de l'OSD.
Per mostrar correctament els caràcters xinesos, el codi intern de caràcter xinès d’entrada s’ha de convertir al codi d’ubicació corresponent. Per a aquesta funció, fem servir la funció Uint32 Code_Converse (sense signar * CodeNPointer), l’entrada de la qual és un punter que apunta al caràcter xinès que es vol convertir. El valor de retorn és el codi d’ubicació corresponent al caràcter xinès. La visualització OSD es realitza mitjançant la funció OSDHZ? Isplay:
void OSDHZ_ Display {
Uint8 * pFrame
Llançament Uint32
OSDUTIL_Point * loc
Uint32 CodeQ
Tipus de lletra OSDHZ? Ont *
Uint8 fgColor
Uint8 bgColor
}
Entre ells, Uint8 * pFrame és el buffer buffer per a la sortida OSD; El to Uint32 és el valor del píxel que es mostra a cada línia; OSDUTIL_Point * loc és la posició de visualització del primer caràcter; Uint32 CodeQ és el codi d'àrea per mostrar caràcters xinesos; El tipus de lletra OSDHZ? Ont * és el tipus de lletra utilitzat per mostrar caràcters xinesos; Uint8 fgColor mostra el color de primer pla dels caràcters xinesos; Uint8 bgColor mostra el color de fons dels caràcters xinesos.
Per tant, si heu de mostrar caràcters xinesos, només heu de convertir els caràcters xinesos al sistema de codis necessari i, a continuació, enviar el codi d'àrea convertit a l'OSD FPGA. Per descomptat, per mostrar caràcters xinesos, la biblioteca de caràcters xinesos és indispensable.
El nostre altre producte:
