Realització de sistema sense fils mitjançant controlador d'amplificador de potència RF

Actualment, els controladors d'alta tensió / alta potència de modulació d'ample de pols i 8Vpp es poden realitzar basant-se en la tecnologia CMOS de 1.2V 65nm. Dins del rang de freqüència de funcionament de 0.9 a 3.6 GHz, el xip pot proporcionar una oscil·lació màxima de sortida de 8.04 Vpp a una càrrega de 50 Ω a una tensió de funcionament de 9 V. Això permet als controladors CMOS connectar directament i conduir transistors de potència com LDMOS i GaN. La resistència màxima d’aquest controlador és de 4.6Ω. El rang de control del cicle de treball mesurat a 2.4 GHz és del 30.7% al 71.5%. En utilitzar un nou dispositiu MOS d’extensió de drenatge de capa fina d’òxid, el controlador pot aconseguir un funcionament fiable d’alta tensió i aquest nou dispositiu no requereix costos addicionals quan s’implementa amb la tecnologia CMOS.

Les modernes ràdios de comunicació portàtils sense fils (inclosos els amplificadors de potència de radiofreqüència (RF) (PA)) s’implementen en CMOS submicrònic profund. No obstant això, en sistemes d'infraestructura sense fils, a causa de la necessitat de nivells de potència de sortida més grans, és necessari aconseguir RF PA mitjançant LDMOS de silici o tecnologies híbrides (com GaA i GaN més avançat). Per a la propera generació de sistemes d’infraestructura reconfigurables. Dit d’una altra manera, el mode de commutació PA (SMPA) sembla proporcionar la flexibilitat necessària i l’alt rendiment per als transmissors multimoda multibanda. Tot i això, per connectar els transistors d’alta potència que s’utilitzen a l’SMPA de l’estació base a tots els mòduls CMOS digitals del transmissor, cal un controlador CMOS de banda ampla capaç de generar un oscil·lació d’alta tensió (HV). Això no només pot aconseguir un millor rendiment del transistor d’alta potència, sinó que també pot utilitzar directament el processament del senyal digital per controlar la forma d’ona de pols d’entrada SMPA necessària, millorant així el rendiment general del sistema.

Repte de disseny

La capacitat d'entrada de LDMOS o GaN SMPA sol ser de diverses picofarades i ha de ser conduïda per un senyal de pols amb una amplitud superior a 5Vpp. Per tant, el controlador SMPA CMOS ha de proporcionar tant alta potència com potència de RF de nivell. Malauradament, el CMOS sub-micron profund presenta molts desafiaments per a la realització d’amplificadors i controladors d’alta i alta potència, especialment la tensió màxima de funcionament màxima (és a dir, baixa tensió de ruptura causada per problemes de fiabilitat) i passius passius amb grans pèrdues. Dispositius (per exemple, per a la transformació d’impedància).

Solucions existents

No hi ha molts mètodes per implementar circuits d'alta tensió. Es poden utilitzar solucions tècniques (com l’òxid de múltiples portes) que permeten transistors de tolerància a alta tensió, però el cost és que el procés de producció és car i s’han d’afegir màscares i passos de processament addicionals al procés CMOS de base, de manera que la solució no és ideal. A més, per tal d’augmentar de manera fiable la tolerància a l’alta tensió, es pot utilitzar un esquema de circuits que utilitzi només transistors de línia base estàndard (mitjançant dispositius d’òxid prim / gruixut). En el segon mètode, l'apilament de dispositius o càtodes en sèrie són els exemples més habituals. No obstant això, la complexitat i el rendiment de les RF tenen grans limitacions, especialment quan el nombre de dispositius connectats en sèrie (o apilats) connectats en sèrie augmenta a 2 o més. Una altra forma d'implementar circuits d'alta tensió és utilitzar transistors d'efecte de camp ampliats de drenatge (EDMOS) en la tecnologia CMOS de línia bàsica, tal com es descriu en aquest article.

Nova solució

El dispositiu d’extensió de drenatge es basa en la tecnologia de cablejat intel·ligent, que es beneficia de la realització de dimensions molt fines a les regions ACTIVE (silici), STI (òxid) i GATE (polisilici), i l’ús de línies de base sense costos addicionals Sub-micron profund La tecnologia CMOS realitza dos transistors de tolerància a alta tensió, PMOS i NMOS. Tot i que el rendiment de RF d’aquests dispositius EDMOS és realment inferior en comparació amb els transistors estàndard que utilitzen aquest procés, encara es poden utilitzar en tot el circuit d’alta tensió a causa de l’eliminació de importants mecanismes de pèrdua associats a altres circuits equivalents de tensió alta (com ara càtodes de sèrie) ) Per aconseguir un rendiment global més alt.

Per tant, la topologia del controlador CMOS d’alta tensió descrita en aquest article utilitza dispositius EDMOS per evitar l’apilament de dispositius. El controlador CMOS de RF adopta dispositius EDMOS de capa d’òxid fina i es fabrica mitjançant un procés CMOS de línia de base de baixa potència en espera de 65 nm i no calen processos o passos de màscara addicionals. Per a PMOS i NMOS, el fT mesurat en aquests dispositius supera els 30 GHz i els 50 GHz, respectivament, i el seu voltatge de ruptura està limitat a 12V. Els controladors CMOS d’alta velocitat han aconseguit sense precedents una oscil·lació de sortida de 8Vpp fins a 3.6 GHz. Un SMPA tan ampli basat en la bretxa proporciona la conducció.

La figura 1 és un diagrama esquemàtic de l’estructura del controlador descrita aquí. L'etapa de sortida inclou un inversor basat en EDMOS. Els dispositius EDMOS es poden accionar directament mitjançant transistors estàndard de baixa tensió d'alta velocitat, cosa que simplifica la integració de l'etapa de sortida i d'altres circuits CMOS digitals i analògics en un sol xip. Cada transistor EDMOS és accionat per un buffer cònic (buffer A i B de la figura 1) implementat per 3 etapes d’inversors CMOS. Els dos buffers tenen diferents nivells de corrent continu per garantir que cada inversor CMOS pugui funcionar de manera estable a una tensió d’1.2 V (limitada per la tecnologia, és a dir, VDD1-VSS1 = VDD0-VSS0 = 1.2V). Per tal d’utilitzar diferents tensions d’alimentació i permetre el mateix funcionament en corrent altern, els dos amortidors tenen exactament la mateixa estructura i s’incorporen en una capa de N-pou profund (DNW) independent. El balanceig de sortida del controlador està determinat per VDD1-VSS0 i qualsevol valor que no excedeixi la tensió màxima de ruptura del dispositiu EDMOS es pot seleccionar a voluntat, mentre el funcionament del controlador intern no es modifica. El circuit de desplaçament de nivell de CC pot separar el senyal d'entrada de cada memòria intermèdia.

Figura 1. Esquema esquemàtic del circuit de transmissió CMOS de RF i de les formes d'ona de voltatge corresponents.

Una altra funció del controlador CMOS és controlar l'amplada de pols de l'ona quadrada de sortida, que es realitza mitjançant la modulació de l'amplada de pols (PWM) mitjançant la tecnologia de polarització de porta variable. El control PWM ajuda a aconseguir funcions d’ajust i ajust, millorant així el rendiment dels dispositius SMPA avançats. El nivell de biaix del primer inversor (M3) dels buffers A i B pot desplaçar-se cap amunt / cap avall del senyal d’entrada sinusoidal RF en referència al llindar de commutació del propi inversor. El canvi de la tensió de polarització canviarà l’amplada de pols de sortida de l’inversor M3. A continuació, el senyal PWM es transmetrà a través dels altres dos inversors M2 i M1 i es combinarà a l’etapa de sortida (EDMOS) del controlador de RF.